您现在的位置是:主页 > 嵌入式论坛 > STM32/STM8技术论坛 >

    2019-01-07利用FPGA与EDA技术实现核物-理实验常用仪器定标器

      北京赛车二码滚雪球工业物联网作为智能制造的路径之一,正如火如荼地延展开来。Lux Research在2016年的报告中预测,2020年全球工业物联网产值将达到1510亿美元。然而,面对庞大的市场前景,如何找准发展方向却难如破冰。

      这些八进制总线收发器设计用于数据总线之间的异步双向通信。控制功能实现允许最大的时序灵活性。 HC623器件允许数据从A总线传输到B总线或从B总线传输到A总线,具体取决于逻辑电平在输出使能(OEAB和OEBA \)输入端。 OEAB和OEBA \禁用器件,以便有效隔离总线。双启用配置使收发器能够同时启用OEAB和OEBA \来存储数据。每个输出都强化了此收发器配置中的输入。当OEAB和OEBA都被使能并且两组总线的所有其他数据源都处于高阻态时,两组总线个)保持其最后状态。出现在两组总线位代码是相同的。 特性 2 V至6 V的宽工作电压范围 高电流三态输出可驱动至15 LSTTL负载 低功耗,80-A最大ICC 典型tpd= 8 ns 6-mA输出驱动,5 V 低输入电流,最大1A 锁定总线锁存功能 True Logic 参数 与其它产品相比标准收发器 Techn...

      ADI亚太区应用工程总监Charles Lee表示,ADI持续推出物联网应用市场所需的相关传感器产品....

      在海洋通信领域,亨通今年完成了国内首个5000米水深海底光缆测试,打破国外垄断,318公里单根无接头....

      而一拥而上的背后还很可能滋生出“拿来主义”。比如2018年7月,因为窃取苹果的自动驾驶技术,一名华裔工程师在回国航班起飞前被美国FBI逮捕。彼时,有创业企业CEO在朋友圈中感叹:回国创业后,听闻国内工程师跳槽“带代码上岗”很常见,震撼和无语。也有人一语道出行业潜规则:“大家都这样。”

      Laker3平台建立在效能导向的基础架构上,它有多线程、新的超快绘图能力、与比Si2 的OpenAccess快2-10倍的读写速度。它还具有现今惯用的最新图形使用界面(GUI),如窗口分页、崁入窗口、和Qt的外观和感受提供更具生产力和个性化的用户体验。设计输入、定制版图、定制数字布局与布线、和模拟原型工具共享相同的执行程序,建立一个统一的环境,使工具之间可以传递设计内容。这种从设计前端到后端的流程,能够充分利用约束条件驱动设计自动化、电路驱动版图(SDL)、和ECO(Engineering Change Orders)流程的好处,以提高整体的准确性和用户生产率。

      据IHSMarkit最近发布的移动基础设施市场分析报告,2018年全球2G/3G/4G和5G基础设硬件总收入将达到497亿美元。在LTE升级和5G开始部署的驱动下,2018年第三季度全球移动基础设施硬件收入表现强于去年同期。LTE继续在全球范围内扩张,其全球普及率持续上升,这为未来几年基础设施硬件、如基站的市场带来了利好。

      Yann LeCun是??纽约大学的教授,Facebook首席人工智能科学家,Facebook AI Research(FAIR)的创始董事,该公司创建了PyTorch 1.0和Caffe2,以及许多人工智能系统 - 就像文本翻译人工智能工具,Facebook每天使用数十亿次或使用高级强化学习系统。

      ATtiny28 2K字节闪存的微控制器的数据和应用手册免费下载

      FPGA和DSP明争暗斗 意图抢占20亿美元高性能信号处理市场

      细化各个功能网络电路,配置各种电源网络,功能网络 。还是要多看datasheet

      LMX2486 用于射频个人通信的 Δ-Σ 低功耗双路 PLLLMX2486器件是一款低功耗,高性能delta-sigma小数N分频PLL,带有辅助整数N分频PLL。该器件采用TI先进工艺制造。 采用delta-sigma架构,较低偏移频率的分数杂散被推到环路带宽之外的较高频率。将杂散和相位噪声能量靠近更高频率的能力是调制器阶数的直接函数。与模拟补偿不同,LMX2486中使用的数字反馈技术可以很好地抵抗温度变化和晶圆处理的变化。 LMX2486 delta-sigma调制器可编程至四阶,允许设计人员选择最佳调制器阶数,以适应系统的相位噪声,杂散和锁定时间要求。 用于编程的串行数据LMX2486通过三线 MHz)MICROWIRE接口传输。 LMX2486提供精细的频率分辨率,低杂散,快速编程速度和单字写入以改变频率。这使其成为直接数字调制应用的理想选择,其中N计数器直接用信息调制。 LMX2486采用24引脚4.0×4.0×0.8 mm WQFN封装。 特性 四重模数预分频器用于低分数 RF PLL:16/17/20/21或32/33/36 /37 IF PLL:8/9或16/17 高级Delta Sigma分数补偿 12位或22-位可选分数模数 高达4阶可编程Delta-Sigma调制器 改进锁定时间和编程 Fastlock /循环滑动减少,只需要单字写入 集成...

      EDA代表了当今电子设计技术的最新发展方向,电子设计工程师们可以利用EDA工具设计复杂电子系统,通过计算机来完成大量繁琐的设计工作,即就是将电子产品从电路设计、性能分析到设计出IC版图的整个过程都在计算机上自动处理完成。该技术具有以下一些特点:

      SilTerra一直在开发其MEMS-on-CMOS平台,并将其扩展到新的应用,例如:医疗和指纹传感....

      除硬件外,炬星团队也为该款机器人开发了多套基于英伟达智能机器平台Jetson TX2运行的软件和算法,包括保证机器人能“看懂这个世界”的多传感器融合算法和基于神经网络的感知和语义理解技术,保证传感器的数据和指令迅速传达的框架和保证机器人运行安全的实时操作系统。

      定标器在大学实验中有很广泛的应用,其中近代物理实验中的核物理实验里就有2个实验(G-M计数管和吸收)要用到高压电源和定标器,

      而目前现有的设备一般使用的是分立元器件,已严重老化,高压极不稳定,维护也较为困难;另一方面在许多常用功能上明显欠缺,使得学生的实验课难以维持。为此我们提出了一种新的设计方案:采用EDA进行结构设计,充分发挥FPGA(Field Programmable Gate Array)技术的集成特性,抛弃原电路中众多晶体管,成功地对系统中的大量处理电路进行了简化和集约,提高了仪器的可靠性和稳定性,有利于电路的测试和检修。改进方案后的定标器不仅完善了原有的功能,还增加了数据存储、RS232接口等功能,可以方便地与PC机接口通信,进行数据处理、图像显示和打印等。

      作用是将入射粒子(射线)转换成电压脉冲输出。原子核心物理实验中常用它作为计数装置的“探头”探测射线及射线种:用于探测射线的钟罩型和主要用于探测射线的长圆柱型。其中钟罩型计数管的工作电压为千V(伏)左右,圆柱型工作电压接近千V(伏)。

      射线粒子在计数管中引起气体“雪崩”放电,使得计数管导通;电流通过负载电阻R形成一个负脉冲,此脉冲信号通过电容C,经前置放大器送至定标器计数,如图1所示。由于计数管在放电终止后会形成连续放电现象,此现对计数管极其有害,故一发现计数突然增加时,就应立即降低高压。改进后的定标器会自动控制高压源,将其电压降低。这些改进。即可避免以前实验中出现的计数管损坏问题。

      定标器系统由电源部分、输入电路部分和脉冲计数显示部分3个模块组成,原理框图如图2所示。

      G-M计数管产生的负脉冲经过输入整形电路,进行整形、放大处理,产生标准TTL信号,再由计数测量电路进行计数。定时脉宽门控电路控制计数的脉宽,分6个档:×10 -3、×10 -2、×10 -1、×10 0、×10 1、×10 2。时间倍乘档有4种选择:×1、×2、×4、×8。这样进行的一组测量数据即可以用来描述射线粒子产生的规律。

      利用单片机AT89C51来进行即时的控制和相应的显示数据。同时根据需要,选择部分测量数据(包括此次计数数据及对应的高压值)存储到RAM中,然后将所选取的RAM中的数据通过RS232串行端口发送到PC机上,经过相应的处理软件进行描图,以及相应的实验数据处理。为了使系统更加集成化,特定时脉宽门控、计数测量电路、地址译码及数据锁存、总线为系统详细电路原理框图。

      为了简化设计,实现系统大量逻辑电路的集成,在设计中使用了现场可编程逻辑门阵列器件(FPGA)。FPGA主要实现以下逻辑功能:定时脉宽门控、计数测量、地址锁存、译码、总线的驱动和扩展以及数码显示的控制等功能。其逻辑功能顶层结构如图4所示。FPGA器件选择Altera公司FLEX10K10系列的EPF10K10LC84-4芯片。该芯片集成有1万个等效逻辑门,含有572个逻辑单元(LEs)、72个逻辑阵列块(LABs)、3个嵌入式阵列块(EAB s),并具有720个片内寄存器,可以在不占用内部资源的条件下实现6144 bit的片内存储器;内部模块间采用高速、延时可预测的快速通道连接;逻辑单元间具有高速、高扇出的级联链和快速进位链;片内还有三态网络和6个全局时钟、4个全局清零信号以及丰富的I/O资源;每个I/O引脚可以选择为三态控制或集电极开路输出,可以通过编程控制每个I/O引脚的速度以及I/O寄存器的使用。

      FPGA使用的开发软件为MAX+PLUS II。该软件是一个集设计输入、编译、仿真和编程为一体的超级集成环境;提供了自动逻辑综合工具,可以在多个逻辑层次上对高级设计描述进行综合、优化,大大缩短了编译时间,加速了FPGA设计开发进程。MAX+PLUS II支持各种HDL输入选项,包括VHDL、Verilog HDL和ALTERA的硬件描述语言AHDL;提供丰富的库单元供设计者调用,其中包括74个系列的全部器件和多种特殊的逻辑宏单元(macrofunction),以及新型的参数化的巨单元(magafunction)。FPGA设计经过4个基本阶段:设计输入、设计编译、设计验证和器件编程。首先,根据系统的逻辑功能生成顶层结构图,如图4所示。然后,分成几个小模块进行下一级设计。由此由上而下分析其逻辑功能,从底层进行设计编译,每一级都进行波形验证。当最后顶层模块的逻辑功能在波形仿真中满足系统时序要求时,才可进行器件编程。

      由于FLEX10K在工作期间,将配置数据保存在SRAM中,而SRAM数据是易丢失的。SRAM单元必须在器件加电后装入配置数据,且配置完成后,它的存储器和I/O引脚必须被初化。初始化后,器件进入用户模式,开始系统运行。对于FLEX10K系列器件,Altera公司提供了4种配置方案:EPC1(或EPC1441)EPPOM方式配置法、被动串行法、被动并行同步法、被动并行异步法。对器件进行配置时,我们先用被动串行法(passive serial)。这种方式是通过下载电缆对器件进行配置的,适合于调试阶段。当整个系统设计完成后,利用EPPOM方式对器件进行配置。这样固化在EPROM中的数据将在系统上电时对FPGA芯片配置,其中EPROM芯片选用EPC1441。

      FPGA单元主由脉冲计数模块,定时控制模块,地址锁存、译码、总线大模块组成。其中脉冲计数模块和定时控制模块用来实现对输入脉冲的计数次数的测量;地址锁存、译码、总线驱动和扩展这部分模块,主要实现各数据在总线上的分时传输。总线上的数据包括脉冲计数数据和电源模块的高压数据,以及来自单片机的数据总线的数码显示用数据。此模块中的地址译码部分,提供锁存单元片选信号。图5所示为FPGA顶层电路图。

      在具体设计时,考虑到计数脉冲宽度为0.1~100s,最高计数率为2MHz,即计数位数达7位,所以设计中的脉冲良数模块就相当于1个7位的BCD加计数器;而定时控制模块相当于1个7位的BCD减计数器。减计数器的预置初始值由定时选择开关控制,从而控制数的时间。CLR信号为“计数键”产生的一脉冲信号,标志计数开始,而减计数器减到0时加计数器即停止计数。这部分设计通过调用MAX+PLUS II提供的库函数用AHDL语言结合图形输入完成。地址译码、锁存、总线驱动模块主要由D触发器和I/O接口设计而成。由于数据传输中用的是双向输入/输出端口,但是Altera芯片的引脚端口并不可以直接使用,需要加1个三态的逻辑门,因此,总线种函数原形(三态门和双向端口)进行组合设计。

      在整个FPGA设计中,各单元模块都是经过严格的设计验证之后才继续上一层设计的。这里主要使用MAX PLUS II的TIMER进行波形仿真,来验证各子模块的功能,判断其时序是否满足要求。若时序稍有不对,甚至仅是小毛刺,也要立即更改输入设计。这样,设计的精度才高,系统工作才稳定。当每个模块最终都在时序上满足逻辑功能需求时,设计才能完成。图6为FPGA在MAX PLUS II环境下综合设计后的时序仿线 单片机软件设计

      软件部分主要是单片机AT89C51对系统进行控制及相应的数据处理,整个控制流程如图7所示。

      本文给出了一种用于核物理实验中的G-M计数装置定标器的新设计方案。此方案在传统的实验原理下,对旧仪器在电路和功能上做了较大程度的改进。在设计中采用EDA设计思想,以AT89C51单片机作为数据传输的控制核心,用Altera现场可编程逻辑器件(FLEX10K系列的FPGA)对核心计数部分电路进行效而灵活的集成,并在此基础上,扩展了数据的存储功能,增加了与PC机通信的RS232串行接口,从而更加智能化。

网站地图