您现在的位置是:主页 > 嵌入式论坛 > ARM技术论坛 >

    2019-01-02如何使用PlanAhead Design工具来提高设计性北京赛车

      下一篇:【芯闻3分钟】董明珠否认格力手机失败;台积电通吃华为新芯片订单;联发科Helio P90跑 ...

      针对设计问题特别是那些大型高性能设计最有效的解决方法,是首先对问题进行研究,然后将较大的设计问题分解成较小的、更易于管理的问题。观察近年来可编程器件的发展过程,可以明显看出,FPGA 在尺寸和复杂性方面均得到了巨大提高,但 PLD EDA 工具流程却相对没有多少变化。

      巨屏爆品迎奢华版 华为畅享MAX琥珀棕新色线年最值得入手的拍照手机,最后一款拍照最为强悍!

      在传统的扁平设计流程中,每个设计更改都意味着要对整个设计进行重新综合和重新实现。对于要在几百万门的器件上实现的复杂设计来说,即使是一个微小的更改也会导致长时间的令人无法接受的布局布线 (PAR) 运行,其本身就常常导致不一致的结果,更不要说典型设计中从 RTL 到 PAR 的反复操作所导致的时间耗费。

      很少有设计团队能够容忍在经过比预期还要长时间的设计后仍得到出乎意料的低性能这样的结果,更不要提随之而来的挫折感和压力。此外,这可能还意味着较低的FPGA利用率,甚至错过产品面市机会。

      越来越多的客户在赛灵思® PlanAhead 设计分析工具提供的层次化设计方法学中找到解决方案。PlanAhead 软件为 FPGA 设计流程增加了可视性和控制。通过解决物理方面(介于逻辑综合和实现工艺之间)的问题,您可在您的设计结果中实现性能的提高。

      虽然先进的 FPGA 综合产品为几百万门设计提供极高的自动优化水平,许多设计者仍需要具有更多启发性的技术,以达到最佳性能目标。通过提供早期分析和布局规划 (floorplanning)功能,PlanAhead 设计工具可以施加物理约束,以帮助控制设计的初始实现。实现后,PlanAhead 软件可以分析布局和时序结果,以改进用于完成设计的布局规划。您可以使用来自导入结果的物理约束,在后续实现尝试期间锁定布局。这些约束可用于创建可重用 IP,连同锁定布局,一同用于其它设计。

      PlanAhead 设计方法提供了性能、生产力以及结果的可重复性。凭借其层次化设计流程,PlanAhead 软件可让您减少运行 PAR 然后返回 RTL 与综合的反复次数。相反,您可以分析设计并在实现之前解决物理方面的问题。

      PlanAhead 用户通常可以实现 10-15% 的性能提升,有些用户甚至可以实现更高。此外,设计者还发现他们可以在一个紧凑的器件中额外加入 10% 的逻辑。更快的性能与更高的利用率的结合意味着可以使用更小更便宜的器件,或者以更低的速度等级实现设计目标。

      开源PCB设计较传统PCB设计具有几大优势,其中包括电源和数字部分以及高速数据部分的重复可用性,这使得工程师更加青睐于开源PCB设计。在以往的设计过程中,工程师就一直面临着电源布局的问题,而在开源设计中,电路板变得更加高速且配置了RF架构,这就导致电源布局变得更加复杂,工程师必须更加密切关注电路板的线宽、线距以及通孔。在开源PCB设计环境中,只要是证明有效的布局就可复制使用,无需从头开始重新设计。

      PlanAhead 设计工具可在缩短总设计时间的同时,还在结果中增加一定的一致性水平。通过利用以前的布局规划或增量设计技术,您可以以更少的时间执行设计反复,实现可重复的结果。您还可以利用成功结果,将它们锁定下来或在其它设计中重用。

      在一窝蜂地为平板电脑和智能手机开发国产应用处理器之后,中国企业家现在又得出结论:智能手机中的MEMS器件数目快速增长,这是不容放过的巨大商机。因此,中国企业又信心十足地转向了MEMS。

      解决真正棘手的性能问题所需要的绝不仅仅是增加新的菜单项或脚本能力。PlanAhead 软件通过使用各种视图(见图 1)展示设计数据,提供了一个完整的环境,使该层次化方法实现交互并易于使用。这些独立的视图可以相互结合使用,从而允许您快速识别和浏览关键设计对象和信息。

      本次阿斯顿马丁带来了DB 11 AMR,这款车型搭载了V12发动机,发动机在6500转分输出最大功率470千瓦、而在1500转分就能输出最大扭矩700牛米。

      图 1:PlanAhead 软件提供了设计的不同视图,以显示物理层次、属性、网表与约束、器件封闭引脚、原理图及更多。

      您还可显示时钟区,并在布局规划时使用它来优化各个时钟或最大程度地降低器件中的功耗。通过将时钟隔离到专门的时钟区,它们可以运行得更快,并消除了为其它时钟区供电的需要。

      您可以在设计过程中的各个阶段使用 PlanAhead 设计工具的分析和探测环境。最初,您可以在实现之前分析设计。

      About Us关于我们客户服务联系方式器件索引网站地图最新更新手机版

      PlanAhead 软件提供了一个静态时序引擎meAhead,用于研究设计在时序方面的可行性。您还可以通过调整纯逻辑延迟,在不进行互连的情况下,使用估计的布线延迟执行分析。这可以让您看清楚设计中存在多大的时序容差。

      PlanAhead 环境通过显示 I/O 互连和物理块(或 “Pblock”)网束 (net bundle),提供了洞察设计数据流的能力。您可以根据信号数量控制网束的颜色和线厚。这使您能容易地在贯穿设计的整个数据流中确定具有大量连接的 Pblock。然后您可以采取校正措施,避开布线拥塞故障点,并将具有大量连接的 Pblock 相近放置或将它们合并。

      然后您可以在 PlanAhead 环境中编辑和精调时序约束。这些相同的分析结果可以帮助确定哪些逻辑应组合在一起并进行布局规划。针对布局规划,您可对路径进行逻辑排序、组合和选择,还可以使用同一TImeAhead 环境处理从 TRCE 导入的时序结果,TRCE 是赛灵思 ISE 软件中的时序评估工具。

      大数据时代中,网络广告已经成为我们网络生活中一个必然的存在。与传统的四大传播媒体(报纸、杂志、电视、广播)广告及近来备受垂青的户外广告相比,网络广告具有得天独厚的优势,是实施现代营销媒体战略的重要一部分。网络广告是主要的网络营销方法之一,在网络营销方法体系中具有举足轻重的地位,因此成为商家进行网络营销推广的必备手段和有力武器。如何进行正确的广告投放,需要由专业的IT技术人员对大数据进行采集整理归纳,需要得到像联数DSP(需求方平台)可以提供的技术支持。

      您可以查看和修改为设计指定的时序约束。您可以在编辑器中将所有 ISE 时序约束定义为新约束。这可以使约束指定变得更容易,因为您不必再记住专门的约束格式了。您可以在运行任何 ISE 实现工具之前,将其与TImeAhead 一起使用以验证和优化约束集。

      测量中使用了三台成本非常低的PC板对数周期天线和一台双锥天线。这些天线安装在三脚架上,放置简便。天线因数(AF) 和电缆损耗可以输入到RSA306,校正场强。双锥天线 MHz频率的信号,较长的波长要求较大的天线,由于其中包括许多无线广播频率,因而,背景噪声也可能是一个问题。

      PlanAhead 设计工具提供了可视辅助,以帮助您理解物理实现结果。设计规则检查 (DRC) 功能可帮助您及早捕获错误。它还会对未正确利用某些器件资源(如 Virtex-4 FPGA 中的 XtremeDSP 切片或RAM)的设计进行标记。

      通过将问题区域可视化,您可以在 RTL 侧或物理实现侧快速解决问题,而不必继续重复进行 RTL 与综合。您可以对各个逻辑模块进行选择性地高亮显示,以更好地了解它们放置的位置,以及创建在逻辑最集中区域的Pblock。您可以高亮显示故障时序路径,以可视化和了解您的设计中发生了什么物理问题。

      PlanAhead 软件包含了量度图 (metric map),以快速确定设计的故障区域(图 2)。这些可能与时序或利用率有关。这对您在试图确定设计中要关注的区域以实现逻辑压缩或时序连接性时会很有用。

      PlanAhead 设计工具允许您研究设计中的连接性。您在设计中选择一个特定的网络、Pblock 或实例后,可以通过单击鼠标高亮显示所有连接到选定元素的网络。

      在选择一个实例或 Pblock 后,所有连接到该元素的网络都将被高亮显示。这一过程可以继续,以选择和扩展逻辑锥形。运行“显示连接性”将高亮显示连接到选定实例的下一级网络。这是一种选择从某个特定实例或 I/O 端口开始的逻辑锥区的简易方法,从而可真正实现对设计层次优势的利用。

      在AMR的所有功能环节中,导航是重中之重。导航的核心是回答三个问题:一、机器人的位置和朝向是怎样的;二、机器人要去哪里以及怎么去;三、怎么判断机器人已经到达了目的地。这三个问题最后又可以归结为一点——定位。“谁能把定位做好,就能在这场竞争中获得优势。”

      图 2:量度图提供了设计中各种潜在问题区域的热量度显示。当前量度包括 Pblock 和布局后设计级的利用率和时序检查。

      整个想法是要提供一个综合环境,以分析时序问题并轻松约束该逻辑以避免或纠正该问题。您可以使用来自TImeAhead 或 TRCE 的时序结果进行布局规划,通过帮助确定哪些逻辑应组合在一起并进行布局规划来进行更好的性能设计。

      关键路径通常穿越逻辑层次。PlanAhead 软件支持独立于逻辑层次的物理层次,从而使您可将设计中任意位置的逻辑组合在一起并有效地进行布局规划。

      PlanAhead 软件还提供了资源利用估算功能,以帮助确定 Pblock 的尺寸和形状。同样这些统计资料还可报告时钟信息、供应链和 PRM 适应尺寸以及各种其它有用信息。

      第三步就是综合,沟通软件和硬件设计,待综合后,就可以生成网表,针对网表,可以实施功能仿真,从而保证设计描述严格遵循并符合设计意图,仿真功能实际上只是从逻辑功能上对电子设计进行检测,并不涉及器件的一些硬件方面的特性,例如典型的有延迟特性,一些不甚严格的设计,这一层仿真通常可以省去。最后一步是编程下载,通过仿真确定设计正确无误后,利用FPGA/CPLD来完成逻辑映射操作,适配,最后利用JTAG编程器或者其它下载设计项目到目标器件PFGA之中,完成系统级设计。

      电子信息工程、通信工程等专业课程设置中,通信电子线路是极为重要的基础性课程,课程设置的目的是使学生熟悉通信领域的基本知识,了解通信电路中常用的功能部件及实际电路的中作原理,是学生构建起通信与信号处理理论的基本知识框架。在以往的教学活动中,通信电子线路的仿真需要借助于电路或者实验箱进行,这就需要有不同的仪器设备参与,这种方法对于实验的设备的精度还有一定的要求,如果一起设备的精度不够,那么实验结果的准确性也会大打折扣。针对上述情况,改用Multisim2001软件则会有较大的改善,不但会有效的提高实验结果的准确性,还具丰富的扩展能力。对于实验性实验来说,应用Multisim2001软件进行教学可以丰富教学内容,增加可做实验种类,具有积极的现实意义。对于综合性实验而言,应用Multisim2001软件可以实现对原油电路修改增减单元等操作,帮助学生加深对于理论知识的认识。对于开放性实验而言,应用Multisim2001软件可以便于使用者进行仿真测试等。

      PlanAhead 设计工具提供了自动布局能力,如基于逻辑层次的自动分区和自动 Pblock 尺寸确定与放置。由于使用单个 Pblock 矩形来包含所需的器件资源通常很困难,因此可以使用多个矩形创建非矩形-线性形状。PlanAhead 软件还允许您在 Pblock 内创建 Pblock,或创建“子”Pblock,以帮助更好地维护设计层次。

      当前,全球工业互联网正处在格局未定的关键期、规模化扩张的窗口期、抢占主导权的机遇期。作为工业互联网三大要素,工业互联网平台是全要素连接的枢纽,是工业资源配置的核心,正成为领军企业竞争的新赛道、产业布局...

      器件容量可通过压缩 Pblock 的逻辑进行提高。您可以使用以下两种方法中的一种来实现。一种方法是使用称为 COMPRESSION 的赛灵思 AREA_GROUP 属性。AREA_GROUP 是一种设计实现约束,支持将设计分成用于映射、打包、布局和布线的物理区域。使用 COMPRESSION 属性将导致 ISE Mapper 将无关的逻辑打包成未使用的 CLB 站。使用它时请小心,因为它会对时序产生副作用。

      改善性能的最佳策略是压缩非时序关键型逻辑,从而在器件中腾出更多空间用于时序关键型逻辑。第二种选项是使用 PlanAhead 功能对在 Pblock 上独立运行 PAR。 您可以持续缩减 Pblock 尺寸,直到 PAR 失败。这将尽可能紧地压缩和打包块内逻辑,以腾出器件空间。

      必要时,您甚至可以创建嵌套 Pblock,从而创建一种子/主层次来进一步约束子模块,以获得额外的性能提升。

      【车市百晓生】在如今国内新能源大潮系啊,虽然补贴逐渐退潮,但是各个厂家都没有停止脚步,江铃汽车此前曝光了旗下的纯电动车易至E300正式更…[详细]

      PlanAhead 设计工具可允许您轻松地导入布局和时序结果。通过该信息,您可以查看和排序时序报告中的关键路径,并使用原理图或器件视图对路径进行可视化显示。一旦确定故障路径,您可以高亮显示布局规划中的所有路径实例,以确定原理图视图中的所有路径实例。

      插入损耗用分贝dB表示,分贝值愈大,说明抑制噪声干扰的能力愈强。

      图 3:初始 Virtex-4 FPGA 布局规划,高亮显示开始未满足时序的路径

      图 4:在对与该路径相关的所有基元进行约束后,您可以对 Pblock 进行优化,以使该路径达到所需的时序要求。

      图 3 显示了一个针对 Virtex-4 FX140 器件的设计的布局规划。在显示中,我们高亮显示了一条特定路径上未能满足时序要求的触发器。由于它们在器件中分布太广,设计实现产生了无法接受的长延迟。由于在 Virtex-4 FPGA 中存在大量的时序域,因此这是一种普遍情况。

      通过选择这些触发器中的每个触发器,并将它们限制到单个 Pblock 中,您可以调节和优化该 Pblock的尺寸和位置,从而缩短关键路径的延迟,如图 4 所示。必要时,您甚至可以创建嵌套 Pblock,从而创建一种子/主层次来进一步约束子模块,以获得额外的性能提升。根据捕获逻辑的资源需求,您可以将关键逻辑锁定位置,以实现对必要资源的最佳访问。

      “中兴事件”自爆发以来,从最初的国内一片哗然,到中美两国领导人的磋商斡旋,再到中兴再缴纳罚款、重新复...

      一、拥有一个统一的、北京赛车滚雪球综合的操作平台。联数为广告主提供一个综合性的操作平台,广告主可以通过这个平台管理多个渠道的流量来源,选取真正需要的受众类型,为广告主提供更便利快捷的搜索方式,避免复杂的媒体购买方式带来的资源浪费,努力将数据采集成本最小化,做到利润最大化。

      有一个公认的准则就是在所有模拟电路印制电路板中,信号线应尽可能的短,这是因为信号线越长,电路中的感应...

      采用单端CMOS数字信号时,逻辑电平以大约1 V/nS的速度移动,典型输出负载为10 pF(最大值)...

网站地图