您现在的位置是:主页 > 电路图及DIY > 电路设计论坛 >

    2019-01-06SpringSoft发-表第三代Laker定制IC设计平台与全新模

      SpringSoft发表第三代Laker定制IC设计平台与全新模拟原型工具

      全球EDA领导厂商SpringSoft今天宣布,现即提供Laker3定制IC设计平台与模拟原型(Analog Prototyping)工具。第三代热销的Laker产品系列对于模拟、混合信号、与定制数字设计与版图,提供完整的OpenAccess(OA)环境,并在28与20纳米的流程中,优化其效能与互操作性。

      Laker 平台为所有基于OA的Laker产品,提供全新的交互式与现代化的软件基础架构,包括Laker 先进设计平台、 Laker定制版图系统、Laker定制布局器与绕线器 、与新的 Laker模拟原型工具。这个平台增强OA的效能,引进下一代的版图技术,特别为28纳米与20纳米的设计规则进行调校,并以互操作性制程设计套件(iPDK)与第三方工具整合,全力支持多厂商设计流程。

      对于版图寄生问题与其他的版图依赖效应,新的Laker模拟原型工具可以在设计初期,即得知它们的影响,这对于20纳米的制程管理,特别具有挑战性。它的一些独特功能自动产生约束条件,提供多种的版图设计方案,并在单一流程中快速实现。

      日本半导体技术学术研究中心(STARC) 资深经理Kunihiko Tsuboi 表示:「在基于OpenAccess的STARCAD-AMS环境中,我们对Laker模拟原型工具进行评估。对于模拟电路版图、快速的递归运行时间与高质量的结果,超乎我们的期待。我们特别喜欢Laker可以从电路图产生约束条件,并在版图过程中会考虑电流走向。我们期待能尽快将此工具整合至STARCAD-AMS S设计流程中」。

      Laker3平台建立在效能导向的基础架构上,它有多线程、新的超快绘图能力、与比Si2 的OpenAccess快2-10倍的读写速度。它还具有现今惯用的最新图形使用界面(GUI),如窗口分页、崁入窗口、和Qt的外观和感受提供更具生产力和个性化的用户体验。设计输入、定制版图、定制数字布局与布线、和模拟原型工具共享相同的执行程序,建立一个统一的环境,使工具之间可以传递设计内容。这种从设计前端到后端的流程,能够充分利用约束条件驱动设计自动化、电路驱动版图(SDL)、和ECO(Engineering Change Orders)流程的好处,以提高整体的准确性和用户生产率。

      在版图设计中,Laker自动化工具的规则驱动(rule-driven)采用新的DRC引擎,解决20纳米的设计规则。对于在20纳米的设计中,Laker采用荣获大奖的明导Calibre RealTime交互式DRC工具,面对相当关键的“sign-off” 设计规则进行版图编辑。此外, Laker自动化功能从前仅支持MCell参数化组件,从这个版本开始支持可互通的PyCells。

      东芝信息系统的首席专家岩田鹫田表示:「我们已经使用Laker当作我们标准的定制IC版图工具很多年了,它帮我们成功地开发多颗芯片并降低设计反复所耗费的时间。有了更强大的OpenAccess可互通能力,精致的图形使用界面(GUI),和效能更高的Laker3,我们期待提供更高的生产力给我们的客户。」

      Laker 模拟原型工具直接整并于Laker SDL流程之内,它将分析先进制程效应的流程自动化,并产生约束条件以指引电路版图。这个快速的原型流程使得设计循环变成更可预测,相较于传统方法,用更少的时间就可改善生产力,而不需要浪费在版图设计完后的事后调整。主要的特点有:聪明的版图技术可以自动产生多组没有DRC错误且可布线的选项,阶层式的架构可以处理上以千计的晶体管,和完全支持所有工业标准的参数化组件格式,包括:MCells, PyCells, C++ PCells, 和 Tcl PCells。

      SpringSoft定制IC解决方案营销资深处长Dave Reed指出:「Laker是被广泛使用、且全力支持可互通PDK、与多家厂商工具流程的定制设计解决方案。新Laker3平台的基础是建立在与世界各地的客户合作,和我们对下一代技术的持续投资所取得的经验之上。而与技术先进的公司在20纳米上的合作,可为先进的各方面需求驱动重要的新能力。」

      台积电释放十大信号,对EDA、IP、IC设计和半导体设备商将产生怎样的影响?

      EDI CON China 2018公布创新奖决赛入围名单 获奖者将于3月20日在展会上宣布

      Synopsys将支持人民币结算方式 为中国合作伙伴提供无缝便利服务

      Cadence本土化公司落户南京 EDA产业正发生什么变化?

      11月20日,仓储机器人公司Syrius炬星联合英伟达(NVIDIA)、京东物流在苏州凯悦酒店召开了以“新AI新物流”为主题的产品发布会。

      随着机器人、电源调节器、洗衣机和烘干机等越来越多的设备接入物联网,这些电动设备需要在其整个生命周期内....

      刚刚到家,下班前刚刚经历了老大的日常训(bei)话(ma),不过确实我板子画的一塌糊涂,怪也只能怪自己无知吧。现在思维比较乱,写到哪算哪吧。一个简单的十几层低速板,折腾了大半月,也不知道这种状态能不能过得去试用期。每天倒是都在努力搞,可惜总犯低级错误(很多错误我是真不知道不能那样搞,毕竟不是那种无师自通,看一遍都会了的高端人才)反正努力了还要被骂偷懒之类的,总之是很憋屈啊。。。

      有台系IC设计业者A公司的内部员工就透露,由于A公司的营收大致持平,营运规模近几年也没有明显增加,因此公司花在IP授权跟EDA工具授权的费用没有明显成长,但就其观察,公司内的芯片设计团队对EDA工具仰赖日深,导致该公司的芯片面积很明显就是比另一家台厂B公司的同类产品来得大。

      可以这么说几乎设置有电子信息这个专业的院校,无论理工科还是文科类的高校,几乎都设有EDA的课程,设置这门课程的目的在于,让同学们了解EDA的原理,能够学会利用HDL对系统逻辑进行描述,同时掌握用其进行仿真实验的操作方法,达到无论是做毕业设计还是以后参加了工作,都能够进行简单的设计。为此我国每2年举办一次大学生电子设计的竞赛,这也是在考察学生的EDA技术水平,可以这么说,EDA技术已经是电子领域里不可或缺的一门技术。

      MSP430F5328-EP 混合信号微控制器,MSP430F5328-EP

      其中f:频率(MHz)μ:铜的导磁率σ:铜的导电率t:屏蔽罩厚度反射损耗(近场)的大小取决于电磁波产生源的性质以及与波源的距离。对于杆状或直线形发射天线而言,离波源越近波阻越高,然后随着与波源距离的增加而下降,但平面波阻则无变化(恒为377)。

      此10位总线 VVCC操作。 SN74LVC861A设计用于数据总线之间的异步通信。控制功能实现允许最大的时序灵活性。 该器件允许从A总线到B总线或从B总线到A总线的数据传输,具体取决于输出的逻辑电平-enable(OEAB \和OEBA)\ inputs。 输入可以从3.3 V或5 V器件驱动。此功能允许在混合3.3 V /5 V系统环境中将此器件用作转换器。 为确保上电或断电期间的高阻态,OE \应绑定通过上拉电阻到VCC;电阻的最小值由驱动器的电流吸收能力决定。 该器件完全适用于使用Ioff的部分断电应用。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。 特性 从1.65 V运行至3.6 V 输入接受电压至5.5 V 最大值pd6.4 ns,3.3 V 典型VOLP(输出接地反弹) < 0.8 V,VCC

      ADS58H40是一款高线MSPS模数转换器(ADC)。四个ADC通道被分成两块,每个块有两个ADC。每个块可被独立配置成为三个不同的运行模式。一个运行模式包括SNRBoost 3G + 信号处理技术的实现来在只使用11位分辨率的情况下在高达 90MHz带宽内提供高信噪比(SNR)。针对低功耗和高无杂散动态范围(SFDR)而设计,此ADC具有低噪声性能以及在宽输入频率范围内出色的SFDR 。 特性 四通道 三个不同的运行模式: 11位:250MSPS 11位SNRBoost 3G + :250MSPS 14位:250MSPS(突发模式) 最大采样数据速率:250MSPS 功率耗散: 11位模式:每通道365mW SNRBoost 3G + 带宽:2x 45MHz或者90MHz 170MHz IF上的频谱性能(典型值): 信噪比(SNR):在SNRBoost 3G + 的90MHz波段下为70.5dBFS 无杂散动态范围(SFDR):85dBc DDR低压差分信号(LVDS)数字输出接口

      ADAS中的抬头显示系统对MEMS技术的应用,可以帮助驾驶者降低或消除分心状况,提高安全性。它还能用于显示重要信息和实时警示。

      电子设计领域的一大趋势是开源硬件及其配套的开源原理图和PCB布局图的使用。使用开源硬件及其配套资源意味着工程师可以方便地使用现有设计方案,从而提高效率并缩短产品上市时间。随着工程师更加深入地了解传统PCB与开源PCB设计之间的区别,该趋势将极有可能获得进一步增长。

      为了简化设计,实现系统大量逻辑电路的集成,在设计中使用了现场可编程逻辑门阵列器件(FPGA)。FPGA主要实现以下逻辑功能:定时脉宽门控、计数测量、地址锁存、译码、总线的驱动和扩展以及数码显示的控制等功能。其逻辑功能顶层结构如图4所示。FPGA器件选择Altera公司FLEX10K10系列的EPF10K10LC84-4芯片。该芯片集成有1万个等效逻辑门,含有572个逻辑单元(LEs)、72个逻辑阵列块(LABs)、3个嵌入式阵列块(EAB s),并具有720个片内寄存器,可以在不占用内部资源的条件下实现6144 bit的片内存储器;内部模块间采用高速、延时可预测的快速通道连接;逻辑单元间具有高速、高扇出的级联链和快速进位链;片内还有三态网络和6个全局时钟、4个全局清零信号以及丰富的I/O资源;每个I/O引脚可以选择为三态控制或集电极开路输出,可以通过编程控制每个I/O引脚的速度以及I/O寄存器的使用。

      他指出两家国际RFFE巨头的研发投入,每家每年20-25亿人民币,而国内七家研发强度较大的射频公司每....

      尽管FPGA和DSP一样拥有20多年的历史,但和DSP早早成名相比,FPGA由于成本、功耗和性能限制,一直在系统外围暗自发力,从最初用于胶合逻辑,到用于控制逻辑,再到用于数据通路,艰难地接近系统核心。传统上,FPGA被用作DSP解决方案中所需要的系统逻辑、多路处理及合并,或是多I/O接口。

      是否有任何软件库允许使用STM8微控制器构建USB硬件而无需任何额外芯片?

      在一般情况下,差模干扰幅度小,频率低,所造成的干扰较小;共模干扰幅度大,频率高,-还可以通过导线产生辐射,所造成的干扰较大。欲削弱传导干扰,最有效的方法就是在开关电源输入和输出电路中加装电磁干扰滤波器。

      按我摸索出来的套路。要先规划分割电源层(因为是多电源,所以有专门的电源层)

      罗杉博士和鼎桥CTO张韶井先生共同签署了联合测试实验室战略合作协议

      欧洲核子研究中心的大型地下设施位于日内瓦和汝拉山脉之间的农田下方。中心部件是大型强子对撞机,安装在隧道中,形成一个环绕27公里的环。除了许多有趣的物理学外,这些加速器还可以产生致命的辐射量(因此需要将所有物质保持在地下)。几年前,欧洲核子研究中心研究了无人机对加速器隧道和容纳CERN巨型粒子探测器的拱顶的辐射水平进行三维调查的可能性。北京赛车二码滚雪球

网站地图